PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-266103

(43) Date of publication of application: 28.09.1999

(51)Int.CI.

H01P 1/203 H01P 1/205 H01P 7/08

(21)Application number : **10-068408**

(71) Applicant: NGK INSULATORS LTD

(22)Date of filing:

18.03.1998


(72)Inventor: HIRAI TAKAMI

MIZUTANI YASUHIKO MIZUNO KAZUYUKI

(54) LAYER TYPE DIELECTRIC FILTER

(57) Abstract:

PROBLEM TO BE SOLVED: To widen a pass low-band width and to widen its adjustment range by allowing a large capacitance to be constituted between a coupled electrode and a resonance element despite of the sizes of various kinds of electrodes being made smaller with respect to a layer type dielectric filter. SOLUTION: A large capacitance is composed between a coupled electrode and a resonance element by arranging a coupling electrode 35 for coupling the first symmetrical type strip line resonator and the second symmetrical type strip line resonator between resonance elements 41a and 41b for constituting the first symmetry type strip line resonator and between resonance elements 42a and 42b for constituting the second symmetrical type stripe line.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-266103

(43)公開日 平成11年(1999)9月28日


(51) Int.Cl. ⁶ H 0 1 P	1/203 1/205 7/08	設別記号	F I H 0 1 P	1/203 1/205 . B K
			審査請求	t 未請求 請求項の数5 OL (全 7 頁)
(21)出願番号	,	特願平10-68408 平成10年(1998) 3月18日	(71) 出願人 (72) 発明者	日本碍子株式会社 愛知県名古屋市瑞穂区須田町2番56号
			,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	愛知県名古屋市瑞穂区須田町2番56号 日本碍子株式会社内
			(72)発明者	行 水谷 增彦 愛知県名古屋市瑞穂区須田町2番56号 日 本碍子株式会社内
			(72)発明者	 水野 和幸 愛知県名古屋市瑞穂区須田町2番56号 日本母子株式会社内
			(74)代理人	、 弁理士 杉村 暁秀 (外8名)

(54) 【発明の名称】 積層型誘電体フィルタ

(57)【要約】

【課題】積層型誘電体フィルタにおいて、各種電極の寸法を小さくするにも拘らず結合電極と共振素子との間に大きな静電容量が構成され、通過低域巾を広くし、その調整範囲を広くする。

【解決手段】第1の対称型ストリップライン共振器と第2の対称型ストリップライン共振器とを結合する結合電極35を、第1の対称型ストリップライン共振器を構成する共振素子41aと41bとの間に配置することにより、結合電極と共振素子との間に大きな静電容量が構成される。



【特許請求の範囲】

【請求項1】少なくとも2つの共振素子を、順次の共振素子の間に誘電体層を介在させて対向配置した対称型ストリップライン共振器を少なくとも2組配置し、隣接する対称型ストリップライン共振器の間を結合する少なくとも1つの結合電極を、誘電体層を介して前記共振素子によって挟むように配置したことを特徴とする積層型誘電体フィルタ。

【請求項2】各々が2つの共振素子を具える2組の対称型ストリップライン共振器を設け、これら2つの対称型ストリップライン共振器の間を結合する1つの結合電極を、各対称型ストリップライン共振器の2つの共振素子の間に、誘電体層を介して配置したことを特徴とする請求項1に記載の積層型誘電体フィルタ。

【請求項3】各々が第1、第2および第3の共振素子を具える第1、第2および第3の対称型ストリップライン共振器を順次に並べて設け、第1および第2の組の対称型ストリップライン共振器の間を結合する第1の結合電極を、これら第1および第2の対称型ストリップライン共振器の各々の、第1および第2の共振素子の間に、誘電体層を介して配置し、第2および第3の組の対称型ストリップライン共振器の間を結合する第2の結合電極を、これら第2および第3の対称型ストリップライン共振器の各々の、第2および第3の共振素子の間に、誘電体層を介して配置したことを特徴とする請求項1に記載の積層型誘電体フィルタ。

【請求項4】前記結合電極を誘電体層を介して挟む前記一対の共振素子の少なくとも一方の、前記結合電極とは反対側に誘電体層を介して別の結合電極を配置したことを特徴とする請求項1~3の何れかに記載の積層型誘電 30 体フィルタ。

【請求項5】前記対称型ストリップライン共振器の共振素子の少なくとも1つを、誘電体層を介して挟む内層アース電極を設けたことを特徴とする請求項1~4の何れかに記載の積層型誘電体フィルタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、誘電体中に、所定のパターンを有する入力電極、出力電極、内層アース電極、共振器を構成する共振電極、結合電極などを所定の位置関係で配置して構成した積層型誘電体フィルタに関するものである。

[0002]

【従来の技術】このような積層型誘電体フィルタは既知であり、例えば特開平6-120703号公報に開示されている。この従来の積層型誘電体フィルタを図1に示す。積層型誘電体フィルタは、表面に導体パターンにより各種の電極を形成した複数の誘電体基板を積層し、積層体の上下の表面および入出力部分を除く側面に導電層を被殺した後、全体を加熱して誘電体基板を焼成して-50

体とすることにより製造されるので、製造された積層型 誘電体フィルタにおいては、誘電体層の境界は存在して おらず、各種電極が誘電体ブロックの中に所定の位置関 係で埋設された構造を有している。しかし、説明の便宜 上、本明細書においては、図1に示すように、一体の誘 電体ブロックを、各種電極が表面に形成されている複数 の誘電体層に分割して示すことにする。

【0003】図1に示す従来の積層型誘電体フィルタは、第1~第4の誘電体層1~4を有し、第1および第4の誘電体層1および4の外側表面にそれぞれ第1および第2のアース電極5および6が形成され、第1の誘電体層1の表面に入力電極7および出力電極8が、それぞれの一端が積層型誘電体フィルタの側面から外部に露出するように形成されている。また、第2の誘電体層2の表面には、それぞれストリップライン共振器のストリップライン電極を構成する共振素子9および10が、それらの一端が積層型誘電体フィルタの側面に形成されており、上述したアース電極5および6とも接続されているアース電極(図示せず)に接続され、他端が開放するように形成されている。

【0004】さらに、第3の誘電体層3の表面には、これらの共振素子9および10を電磁誘導結合するための結合電極11が、誘電体層3を介してこれらの共振素子と重なるような位置に形成されている。また、第1および第3の誘電体層1および3には、共振素子9および10の開放端側の部分と誘電体層を介して重なるような位置に内層アース電極12~15が形成されている。これらの内層アース電極12~15は、積層型誘電体フィルタの側面においてアース電極と接続されている。

【0005】このような積層型誘電体フィルタにおいて は、共振素子9,10と結合電極11との間で得られる 静電容量によって通過帯域巾の調整を行なうことができ る。この場合、共振素子9と10との間の結合を誘導性 とすると、通過帯域の高周波数側に並列共振点が存在す るので、高周波数側に減衰ピークを持つ積層型誘電体フ ィルタが得られ、共振素子9と10との間の結合を容量 性とすると、通過帯域の低周波数側に並列共振点が存在 するので、低周波数側に減衰ピークを持つ積層型誘電体 フィルタが得られる。前者の誘導結合の場合には、共振 素子と結合電極との間の静電容量を増加させると、通過 帯域巾が狭くなり、後者の容量結合の場合には、共振素 子9,10と結合電極11との間の静電容量を増加させ ると、通過帯域巾が広くなる。したがって、積層型誘電 体フィルタにおいては、共振素子9,10と結合電極1 1との間の静電容量を大きくすることによって通過帯域 巾の調整を行なうことができる。

[0006]

【発明が解決しようとする課題】携帯電話等の無線通信システムの小型化に伴って、図1に示したような従来の 積層型誘電体フィルタについても、さらなる小型化が要

20

3

求されるようになって来ている。積層型誘電体フィルタを小型化するためには、誘電体層中に埋設する各種の電極の寸法を小さくしなければならない。しかしながら、このように電極の寸法を小さくすると、共振素子9、10と結合電極11との間に形成される静電容量が減少するため、共振器間の結合が容量性の場合にはフィルタの通過帯域巾が狭くなり過ぎ、また誘導性の場合には通過帯域が広くなり過ぎ、必要とする通過帯域巾を有する積層型誘電体フィルタを得ることができなくなってしまう。したがって、従来の積層型誘電体フィルタの小型化には限界があり、最近の要求に十分に応えることができない問題がある。

【0007】また、共振素子9,10と結合電極11との間の静電容量を増大させる方法として、これらの間に介在する誘電体層3の膜厚を薄くする方法が考えられるが、誘電体層の膜厚を薄くすると、絶縁破壊や物理的な強度不足、製造工程での取扱いの困難さによるコストアップなどの問題があり、誘電体層の膜厚を薄くして共振素子9,10と結合電極11との間の静電容量を増大させるのも限界がある。

【0008】したがって、本発明の目的は、電極の寸法を小さくしても共振素子と結合電極との間の静電容量を増大させることができ、これによって通過帯域巾広くすることができ、したがって広い範囲に亘って通過帯域を調整することができ、その結果として一層の小型、軽量化が可能な積層型誘電体フィルタを提供しようとするものである。

[0009]

【課題を解決するための手段】本発明は、少なくとも2つの共振素子を、順次の共振素子の間に誘電体層を介在 30させて対向配置した対称型ストリップライン共振器を少なくとも2組配置し、隣接する対称型ストリップライン共振器の間を結合する少なくとも1つの結合電極を、誘電体層を介して共振素子によって挟むように配置したことを特徴とするものである。

【0010】このような本発明による積層型誘電体フィルタにおいては、各結合電極は、それぞれ誘電体層を介して対称型ストリップライン共振器の2つの共振素子と対向するように構成されているので、共振器に並列に結合容量を付加したようになり、結合電極と共振素子との間の静電容量を大きくすることができる。さらに、ストリップライン電極を積層状に配置した対称型ストリップライン共振器とすることで、各ストリップライン電極の特性インピーダンスを増大させることができ、より大い静電容量を得ることができる。したがって、共振器にが容量性の場合には通過帯域巾を広くすることができる。また、結合電極と共振素子との間の静電容量を減少させることは容易に実施できるので、通過帯域の周波数および通過帯域巾の調整範囲を広くすることができる。ま

た、通過帯域巾を過度に狭くしたり、広くしたりすることなく各電極の寸法を小さくすることができるので、小型、軽量化に十分応えることができる。

【0011】本発明による積層型誘電体フィルタの好適 な実施例においては、各々が2つの共振素子を具える2 組の対称型ストリップライン共振器を設け、これら2つ の対称型ストリップライン共振器の間を結合する1つの 結合電極を、各対称型ストリップライン共振器の2つの 共振素子の間に、誘電体層を介して配置する。本発明に よる積層型誘電体フィルタの他の好適な実施例において は、各々が第1、第2および第3の共振素子を具える第 1、第2および第3の対称型ストリップライン共振器を 順次に並べて設け、第1および第2の組の対称型ストリ ップライン共振器の間を結合する第1の結合電極を、こ れら第1および第2の対称型ストリップライン共振器の 各々の、第1および第2の共振素子の間に、誘電体層を 介して配置し、第2および第3の組の対称型ストリップ ライン共振器の間を結合する第2の結合電極を、これら 第2および第3の対称型ストリップライン共振器の各々 の、第2および第3の共振素子の間に、誘電体層を介し て配置する。

【0012】また、本発明による積層型誘電体フィルタにおいては、前記結合電極を誘電体層を介して挟む前記一対の共振素子の少なくとも一方の、前記結合電極とは反対側に誘電体層を介して別の結合電極を配置することもできる。このように構成することにより結合電極と並列の静電容量をさらに大きくすることができ、通過帯域巾の調整範囲をさらに広くすることができる。

【0013】さらに、本発明による積層型誘電体フィルタにおいては、前記対称型ストリップライン共振器の共振素子の少なくとも1つを、誘電体層を介して挟む内層アース電極を設けることができる。このように構成すると、通過帯域巾を狭くすることなく通過帯域の周波数を低くでき、通過帯域巾の調整範囲を広くすることができるとともに通過帯域周波数の調整範囲を広くすることができ、種々の要求に適切に対応した小型の積層型誘電体フィルタを提供することができる。

[0014]

【発明の実施の形態】 図2は本発明による積層型誘電体フィルタの第1の実施例を示すものであり、説明の便宜上、図1と同様に、各種電極を仮想的な誘電体層の表面に形成したものとして示した。本例においては、第1~第6の誘電体層21~26を順次に積層した構造を持ち、第1および第6の誘電体層21および26の外側表面にはそれぞれアース電極31および32を配置し、第1の誘電体層21の表面には入力電極33および出力電極34を配置し、第2および第4の誘電体層22および24の表面には、共振素子41a,42aおよび41b,42bをそれぞれ配置する。第1の誘電体層21には、第2の誘電体層22に設けた共振素子41aおよび

42aとそれぞれ対向する内層アース電極51aおよび 52aを設け、第5の誘電体層25には、第4の誘電体 周24に設けた共振素子41bおよび42bとそれぞれ 対向する内層アース電極51bおよび52bを設ける。 【0015】共振素子41aおよび41bは第3の誘電 体層23を挟んで対向し、第1の対称型のストリップラ イン共振器を構成し、共振素子42aおよび42bは誘 電体層23を挟んで対向し、第2の対称型のストリップ ライン共振器を構成している。すなわち、本例において は、各々が2つの共振素子を有する2組の対称型ストリ ップライン共振器を配置したものである。このように、 誘電体層を挟んで上下に対向させた共振素子によって対 称型ストリップライン共振器を構成すること自体は既知 であり、例えば特開平4-43703号公報に記載され ている。しかしながら、この公報には、このような対称 型ストリップライン共振器を用いて積層型誘電体フィル タをどのように構成するかについては開示されていな

【0016】本発明においては、上述した第1の対称型 ストリップライン共振器と第2の対称型ストリップライ ン共振器とを結合するための結合電極35を、第1の対 称型ストリップライン共振器を構成する2つの共振素子 41aと41bとの間に挟まれるとともに第2の対称型 ストリップライン共振器を構成する共振素子42aと4 2 b との間に挟まれるように構成したものである。すな わち、第1の対称型ストリップライン共振器と第2の対 称型ストリップライン共振器とを結合する結合電極35 を第3の誘電体層23の上に配置し、第2の誘電体層2 2に設けた共振素子41aおよび42aと、第4の誘電 体層24に設けた共振素子41bおよび42bとの間で 挟むように構成したものである。

【0017】上述したように、第1および第2の対称型 ストリップライン共振器を結合する結合電極35を、第 1の対称型ストリップライン共振器を構成する共振素子 41aと41bとの間および第2の対称型ストリップラ イン共振器を構成する共振素子42aと42bとの間に 介在させることによって、これらの間の静電容量を大き くすることができ、したがってフィルタの通過帯域巾の 調整範囲を大きくすることができる。

【0018】図3は本発明による積層型誘電体フィルタ の第2の実施例を示すものである。本例においては、お のおのが3つの共振素子を誘電体層を介して積層して構 成された3組の対称型ストリップライン共振器を具え、 これらの対称型ストリップライン共振器を結合する2つ の結合電極を、共振素子で挟むようにしたものである。

【0019】すなわち、第1~第8の誘電体層21~2 8を順次に積層した構造を持ち、第1および第8の誘電 体層21および28の外側表面にはそれぞれアース電極 31および32を配置し、第3の誘電体層23の表面に は入力電極 3 3 を配置し、第 5 の誘電体層 2 5 の表面に 50 6 との間に挟むように構成したので、これらの間に大き

出力電極34を配置する。さらに、第3の誘電体層23 の表面に結合電極35を配置し、第3の誘電体層23の 表面に結合電極36を配置する。第2、第4および第6 の誘電体層22、24および26の表面には、共振素子 41a, 42a, 43a;41b, 42b, 43bおよ び41c、42c、43cをそれぞれ配置する。第1お よび第7の誘電体層23および27の表面には、内層ア ース電極51a, 52a, 53a; 51b, 52b, 5 3 b およびを 5 1 c, 5 2 c, 5 3 c を配置する。共振 10 素子41a, 41bおよび41cは、それぞれ誘電体層 23および25を挟んで対向し、第1の対称型のストリ ップライン共振器を構成し、共振素子42a, 42bお よび42cはそれぞれ誘電体層23および25を挟んで 対向し、第2の対称型のストリップライン共振器を構成 し、共振素子43a,43bおよび43cはそれぞれ誘 電体層23および25を挟んで対向し、第3の対称型の ストリップライン共振器を構成している。すなわち、本 例においては、各々が3つの共振素子を有する3組の対 称型ストリップライン共振器を配置したものである。

【0020】本例では、第1の対称型ストリップライン 共振器と第2の対称型ストリップライン共振器とを結合 する第1の結合電極35を第5の誘電体層25の表面に 配置し、第1の対称型ストリップライン共振器を構成す る共振素子41bと41cとの間および第2の対称型ス トリップライン共振器を構成す共振素子42bと42c との間に挟まれるようにする。また、同様に、第2の対 称型ストリップライン共振器と第3の対称型ストリップ ライン共振器とを結合する第2の結合電極36を第3の 誘電体層23の表面に配置し、第2の対称型ストリップ ライン共振器を構成する共振素子42aと42bとの間 および第3の対称型ストリップライン共振器を構成す共 振素子43aと43bとの間に挟まれるようにする。こ のようにして、積層型誘電体フィルタを構成する3つの 対称型ストリップライン共振器を結合する第1および第 2の結合電極35および36を、それぞれ共振素子で挟 むようにしているので、共振素子と結合電極との間に大 きな静電容量を構成することができる。したがって、フ ィルタの通過帯域巾の調整範囲を広げることができる。 【0021】図4は本発明による積層型誘電体フィルタ の第3の実施例を示すものであり、図2に示した第1の 実施例から、入力電極33および出力電極34を除去 し、第1の対称型ストリップライン共振器を構成する共 振素子41a, 41bの各々を入力端子と直接接続する とともに、第2の対称型ストリップライン共振器を構成 する共振素子42a, 42bの各々を、出力端子に直接 接続したLタップ方式に形成したものである。本例にお いても、第1の対称型ストリップライン共振器と第2の 対称型ストリップライン共振器とを結合する結合電極 3

5は、共振素子41a, 42aと共振素子41b, 42

な静電容量を構成することができる。

【0022】図5は本発明による積層型誘電体フィルタ の減衰量の周波数特性と、従来の積層型誘電体フィルタ の減衰量の周波数特性とを対比して示すものであり、縦 軸の減衰量は、任意の単位で示したものである。図5に おいて、実線Aは、図2に示した構造を有する本発明に よる積層型誘電体フィルタの周波数特性を示し、破線B は、図1に示した構造を有する従来の積層型誘電体フィ ルタの周波数特性を示すものである。これらの曲線から 分かるように、これらの積層型誘電体フィルタは通過帯 域の低周波数側に減衰ピークを有する容量型のものであ る。曲線Aで示す本発明による積層型誘電体フィルタの 通過帯域巾は、曲線Bで示す従来の積層型誘電体フィル タの通過帯域巾よりも広くなっており、このことから本 発明による積層型誘電体フィルタでは結合電極と共振素 子との間の静電容量が大きくなっているいることがわか る。本発明による積層型誘電体フィルタによれば、この ように通過帯域巾を広くすることができるので、その調 整を広い範囲に亘って行なうことができる。

【0023】図6は本発明による積層型誘電体フィルタ の第4の実施例を示す斜視図である。本例においては、 図2に示した第1の実施例において、ストリップライン 電極41b、42bの上方にある第5の誘電体層25の 表面に第2の結合電極36を配置したものである。この ような構成によれば、第2の結合電極36と、ストリッ プライン電極41b, 42bとの間にも静電容量が形成 されるので、より大きな静電容量が得られ、通過帯域の 周波数を一層低くすることができ、したがって通過帯域 の調整範囲を一層広くすることができ、また一層の小型 化も可能となる。

【0024】図7は本発明による積層型誘電体フィルタ の第5の実施例を示す斜視図である。本例においては、 図2に示した第1の実施例において、結合電極35を設 けた第3の誘電体層23の表面に、それぞれストリップ ライン電極41 bおよび42 bと重なるように内層アー ス電極51 cおよび52 cを配置したものである。この ような構成によれば、ストリップライン電極41aは内 層アース電極51aと51cとで挟まれ、ストリップラ イン電極41bは内層アース電極51cと51bとで挟 まれ、ストリップライン電極42aは内層アース電極5 2 a と 5 2 c とで挟まれ、ストリップライン電極 4 2 b は内層アース電極52cと52bとで挟まれることにな るので、これらの間の静電容量が形成され、積層型誘電・ 体フィルタの通過帯域周波数を低くしたり、一層の小型 化が可能となる。

【0025】一般に、積層型誘電体フィルタを容量性と する場合には、通過帯域の周波数を低くすると通過帯域 巾が狭くなる傾向があるが、本発明によれば結合電極の 容量を大きくすることによって通過帯域巾を広くするこ とができるので、通過帯域巾を狭くすることなく、通過 ・帯域の周波数を低くすることができる。また、静電容量 を減少させることは容易であるので、広い周波数範囲に 亘って通過帯域の周波数を調整することができる。

【0026】本発明は上述した実施例にのみ限定される ものではなく、幾多の変更や変形が可能である。例え ば、上述した実施例では、各々が2つの共振素子を有す る対称型ストリップライン共振器を2組配置したもの と、各々が3つの共振素子を有する対称型ストリップラ イン共振器を3組配置したものとを示したが、共振素子 の個数は2個または3個に限られるものではなく、4個 以上の共振素子を有するものとすることができる。ま た、対称型ストリップライン共振器の組数も2組または 3組に限られるものではなく、4組以上とすることもで きる。さらに、入力電極や出力電極の形状や配置位置、 結合電極の形状や配置位置も種々のものが考えられ、容 量入力方式やLタップ入力方式を採用することもでき る。また、図7に示す実施例においては、全ての共振素 子を内層アース電極で挟むように構成したが、一部の共 振素子を内層アース電極で挟むようにすることもでき 20 る。

[0027]

30

【発明の効果】上述したように、本発明による積層型誘 電体フィルタにおいては、2つ以上の共振素子を誘電体 層を挟んで対向配置した対称型ストリップライン共振器 を2組以上配置し、これら対称型ストリップライン共振 器間を結合する結合電極を、対称型ストリップライン共 振器を構成する共振素子で挟むように構成したので、共 振素子と結合電極との間の静電容量を増大させることが できる。これによって、積層型誘電体フィルタのサイズ を大きくすることなく、共振器間が容量性結合の場合に はフィルタの通過帯域巾を広くすることができ、誘導性 接合の場合には通過帯域を狭くすることができる。一 方、共振素子と結合電極との間の静電容量を減少させる ことは容易に行なうことができるので、通過帯域巾の調 整範囲を広くすることができる。このようにして、多様 な要求に応える積層型誘電体フィルタを提供することが できる。

【0028】また、図7に示した実施例のように対称型 ストリップライン共振器の共振素子を内層アース電極で 挟むようにして通過帯域周波数を低くした場合、一般に 40 ・通過帯域巾が狭くなるが、本発明では共振素子と結合電 極との間の静電容量を増大させることによって共振器間 の結合が容量性の場合には通過帯域巾を広くすることが できるので、通過帯域巾を狭くすることなく通過帯域周 波数を低くすることができる。

【図面の簡単な説明】

【図1】従来の積層型誘電体フィルタを示す図である。

【図2】本発明による積層型誘電体フィルタの第1の実 施例を示す図である。

【図3】本発明による積層型誘電体フィルタの第2の実

50

施例を示す図である。

【図4】本発明による積層型誘電体フィルタの第3の実 施例を示す図である。

【図5】本発明の積層型誘電体フィルタの周波数特性を 従来と対比して示すグラフである。

【図6】本発明による積層型誘電体フィルタの第4の実 施例を示す図である。 10 【図7】本発明による積層型誘電体フィルタの第5の実 施例を示す図である。

【符号の説明】

21~28 誘電体層、 31,32 アース電極、 33 入力電極、 34出力電極、 35,36 結合 電極、 41~43 共振素子、 51~53内層アー ス電極

